- Docente responsabile
- DAVIDE CONFICCONI
- CCS proponenti
- Ingegneria Informatica
- CFU
- 2
- N° max studenti
- 30
- Parole chiave:
- Accelerator Cards, Domain Specific Systems, Embedded SoCs, FPGAs
- Tag
- Aerospazio, Informatica, Ingegneria, Software
Descrizione dell'iniziativa
Overview
Il corso mira a introdurre gli studenti al campo dei sistemi adattabili, riconfigurabili e a dominio specifico basati principalmente su FPGA, discutendo le architetture di sistema, i diversi flussi di progettazione e come interagire con essi. Per far fronte al ritmo di innovazione e alla domanda di prestazioni in continua crescita, i nuovi sistemi devono adattarsi e specializzarsi in una particolare classe di calcoli in modo flessibile e adattabile, anche a livello hardware dopo la produzione. Pertanto, i sistemi di elaborazione adattivi specifici del dominio sono una opportunità unica per fornire calcoli efficienti dal punto di vista energetico che garantiscano flessibilità e prestazioni, vista anche la loro crescente presenza in molti campi.
Il corso comprende un approccio metodologico ai tre argomenti più importanti a livello di sistema: comprendere la progettazione del sistema, il flusso di progettazione congiunta hardware/software e l'interazione hardware/software. Sulla base di ciò, il corso mira a far capire agli studenti come risolvere diversi trade-offs di co-progettazione HW/SW a diversi livelli: EDA di basso livello con Vivado e RTL, progettazione IP/componenti con Vitis HLS, interazione basata su System on Chip (SoC) e PYNQ, schede di accelerazione per data center e la nuova tecnologia AI Engine nel contesto dei sistemi eterogenei Versal e Ryzen AI con Riallto.
Periodo di svolgimento
dal Marzo 2025 a Maggio 2025
Calendario
Intro, FPGA tech, design flows, 17 March, NECSTLab Meeting Room, Ed. 20, minus 1 floor
Vivado and the Led Example, 24 March, NECSTLab Meeting Room, Ed. 20, minus 1 floor
HLS: Datapath and control, 26 March, NECSTLab Meeting Room, Ed. 20, minus 1 floor
PYNQ and interfaces 28 March, NECSTLab Meeting Room, Ed. 20, minus 1 floor
Full system example on SoCs, 31 March, NECSTLab Meeting Room, Ed. 20, minus 1 floor
Datacenter cards and Vitis theory 2 April, , NECSTLab Meeting Room, Ed. 20, minus 1 floor
Versal Systems and Vitis Practice 4 April, , NECSTLab Meeting Room, Ed. 20, minus 1 floor
Ryzen AI and specialized NPUs 11 April, , NECSTLab Meeting Room, Ed. 20, minus 1 floor
Vitis AI for FPGAs at the Edge 14 April, , NECSTLab Meeting Room, Ed. 20, minus 1 floor
Open Discussion 16 April, NECSTLab Meeting Room, Ed. 20, minus 1 floor
Q&A [ON DEMAND] 23 May, To be announced
Note
FPGAs, Embedded SoCs, Accelerator Cards, Domain Specific Systems